SEMICONDUCTOR DEVICE

Patent Number:

JP10013003

Publication date:

1998-01-16

Inventor(s):

KISHIGAMI MASAMITSU

Applicant(s):

CASIO COMPUT CO LTD

Requested Patent:

☐ JP10013003

Application Number: JP19960184224 19960626

Priority Number(s):

IPC Classification:

H05K3/32; H01L21/60; H01L23/12; H01L23/14

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To improve the connection reliability between the bump of a semiconductor chip and the connection pad of a circuit board.

SOLUTION: A part of an upper inside wiring pattern 3 is arranged at the lower side of a right-side connection pad 5a via an upper insulation film 4 made of an elastically deformable epoxy resin, and a dummy upper inside wiring pattern 3a is arranged at the lower side of a left-side connection pad 5b via the upper insulation film 4, thus making equal the film thicknesses of the upper insulation film 4 below both the connection pads 5a and 5b. As a result, the upper insulation film 4 below both the connection pads 5a and 5b is compressed equally when a semiconductor chip 11 is mounted on a circuit substrate 1 via an anisotropic conductive adhesive 14 along with heated pressurization, thus making equal the connection reliability between a right-side gold bump 13a and the connection pad 5a below it and that between a leftside gold bump 13b and the connection pad 5b below it.

Data supplied from the esp@cenet database - 12





PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10013003 A

(43) Date of publication of application: 16.01.98

(51) Int. CI

H05K 3/32 H01L 21/60 H01L 23/12 H01L 23/14

(21) Application number: 08184224

(22) Date of filing: 26.06.96

(71) Applicant:

CASIO COMPUT CO LTD

(72) Inventor:

KISHIGAMI MASAMITSU


(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To improve the connection reliability between the bump of a semiconductor chip and the connection pad of a circuit board.

SOLUTION: A part of an upper inside wiring pattern 3 is arranged at the lower side of a right-side connection pad 5a via an upper insulation film 4 made of an elastically deformable epoxy resin, and a dummy upper inside wiring pattern 3a is arranged at the lower side of a left-side connection pad 5b via the upper insulation film 4, thus making equal the film thicknesses of the upper insulation film 4 below both the connection pads 5a and 5b. As a result, the upper insulation film 4 below both the connection pads 5a and 5b is compressed equally when a semiconductor chip 11 is mounted on a circuit substrate 1 via an anisotropic conductive adhesive 14 along with heated pressurization, thus making equal the connection reliability between a right-side gold bump 13a and the connection pad 5a below it and that between a left-side gold bump 13b and the connection pad 5b below it.

COPYRIGHT: (C)1998,JPO



(19) 日本国代許广(JP)

(12)公開特許公報 (A) (11)特許出版公開番号

特開平10-13003


(61) Int. Cl. 6 識別記号 庁内整理番号 FI 技術表示箇所 HO5K 3/32 B HO1L 21/60 311 S 23/12 Q 23/14 R 第電結水 有 湖東項の数5 FD (全5頁) (21) 出願番号 物類平8-184224 (71) 出願人 00001443 カシオ計算機株式会社 東京都育権市今時3丁目10番地6 カシオ計算機株式会社青梅事業所内										
HO5K 3/32 HO1L 21/60 311 HO1L 21/60 311 S 23/12 Q 23/14 R	mahadib Halanda 1547 Laryay — 1 mm			1) 10 15) 15 16 16 16 16 16 16 16 16 16 16 16 16 16			(43)公開日		平成10年(1998)1月16日	
HO5K 3/32 HO1L 21/60 311 HO1L 21/60 311 S 23/12 Q 23/14 R 第代語水 有 請求項の数5 FD (全5頁) (21)出願番号 特顯平8-184224 (71)出願人 00001443 カシオ計算機株式会社 東京都肯梅市今井3丁目10番地6 カシオ計算機株式会社青梅事業所内	(51) Int. Cl. 6		識別記号	庁内務理番号	ΡI				技術表示偏所	
HO1L 21/60 311 S 23/12 Q 23/14	HOSK	3/32		•	H05K	3/32		R	tockuses a musi	
23/12 23/14 23/14 R 23/14 R 23/14 R 空間	HO1L	21/60	311			-	211	_		
23/14 23/14 R		23/12					0 + +	_		
(21) 出願番号 物類平8-184224 (71) 出願人 000001443 カシオ計算機株式会社 東京都新宿区西新宿2丁月6番1号 (72) 発明者 岸上 政光 東京都青梅市今井3丁日10番地6 カシオ計 算機株式会社青梅事業所内	•							-		
カシオ計算機株式会社 東京都新衛区国新宿2丁月6番1号 東京都青梅市今井3丁日10番地6 カシオ計 第機株式会社青梅事業所内		審電請求 有 請求項の数5			FD		(全5 点)			
(22)出願日 平成8年(1996)6月26日 東京都新宿区西新宿2丁月6番1号 (72)発明者 岸上 政光 東京都肯梅市今井3丁目10番地6 カシオ計 第機株式会社青梅事業所内	(21)出願番号	竹颐平 R−184224			(71)出願人		•			
(72)発明者 岸上 政光 東京都肯梅市今井3丁目10番地6 カシオ計 第機株式会社青梅事業所内	(22) 出顧日	平成8年 (1996) 6月 26日								
東京都肯梅市今井3丁目10番地6 カシオ計 第機株式会社青梅事業所内					(72) 発明者			, ,,,,	- 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	
算機株式会社青梅事業所內								‡3 丁	- 閏10番地6 カシオ計	
					1					
					(74)代理人				7477.	
			•							
							•			

(54) 【発明の名称】半導体装置

(57)【凝約】

【課題】 半導体チップのパンプと同路基板の接続パッ ドとの間の接続信頼性を良くする。

【解決手段】 右側の接続パッド5 a のド側には弾性変 形可能なエポキシ樹脂からなる上側絶縁膜4を介して上 側内部配線パターン3の一部が配置され、左側の接続パ ッド5 b の下側には上側絶縁膜 4 を介してダミー上側内 部配線パターン3aが配置されている。これにより、両 接続パッド5a、5b下の上側絡縁膜4の膜壁は同じと なる。このため、半導体チップ11を異方性導電接着剤 14を介して回路基板1上に加熱加圧を伴って実装する とき、両接続パッド5a、5bドの上側粕縁臈4が間等 に圧縮されることになる。この結果、右側の金パンプ1 3 a とその下の接続パッド 5 a との間の接続信頼性と左 側の金パンプ13bとその下の接続パッド5bとの間の 接続信頼性とを同等とすることができる。



(2)

10

特開平10-13003

【特許請求の範囲】

【請求項1】 恋板の上間及びこの基板の上面に形成された内部配線パターンの上面に形成された絶縁膜の表面に複数の接続パッドを含む表面配線パクーンが形成されてなる回路基板の削記複数の接続パッドに半導体チップの複数のパンプを接続してなる半導体装置において、前記複数の接続パッドのすべての下側に前記内部配線パターンの一部を位置させたことを特徴とする半導体装置。

1

【請求項2】 請求項1記載の発明において、前記後続 パッドの下側に位置する前記内部配線パターンの一部は グミー内部配線パターンからなることを特徴とする半導 体装置。

【請求項3】 請求項1または2記載の幾明において、 前記絶縁既はエポキシ樹脂からなることを特徴とする半 導体装置。

【請求項4】 請求項1~3のいずれかに記載の発明において、前記パンプは金パンプからなることを特徴とする半導体装置。

【請求項5】 請求項1~4のいずれかに記載の発明において、前記バンプと前記接続パッドとの接続は、前記半導体チップと前記回路基板との間に介在された異方性 導態接着利の導強性粒子を介しての接続であることを特徴とする半導体顕慢。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は半導体装置に関し、物に、半導体チップを回路共振上に実験してなる地 導体装置に関する。

[0002]

【従来の技術】例えばMCM(multi chip module)と呼 ばれる半導体チップの実装技術では、1つの回路基板上 に複数の半導体チップを直接搭載している。この場合、 回路基板としては、多層配線構造のものを用いる場合が 多い。図5は従来のこのような半導体装置の一部を示し たものである。回路基板1は、ガラスエポキシ導からな るハード基板2の上面に上側内部配線パターン3が形成 され、その上面全体にエポキン樹脂からなる上側絶縁膜 4が形成され、その上間に複数の接続パッド5を含む表 面配線パターン6が形成され、ハード基板2の下面に下 側内部配線パターンでが形成され、その下前全体にエポー40 キシ樹脂からなる下側絶縁膜8が形成され、その下面に 裏面配線バターン9が形成された構造となっている。こ の場合、図示していないが、表面配線バターン6と上側 内部配線パターン3とは上側砲線膜4内に形成されたコ ンダクトホール導通部を介して接続され、上個内部配線 バターン8と下側内部配線パターン7とはハッド共仮2 内に形成されたスルー・ホール導通部を介して接続され、 下側内部配線バターン7と裏面配線バターン9とは下側 **絶縁膜8内に形成されたコンタクトホール導通部を介し** て接続されている。

【0003】一方、半導体チップ11は、チップ本体12の下面周辺部に複数の金バンプ13が形成された構造となっている。この半導体チップ11は回路基板1上に異方性導電接着到14を介して実装されている。異方性導電接着到14位、表面に金属被膜が施された樹脂粒子等からなる導態性粒子15を絶縁製接着到16中に混入したものからなっている。そして、回路基板1上に異方性導電接着剝14を介して半導体チップ11を位置合わせして報置した後、加熱加圧すると、金バンプ13が接続パッド5に適宜に弾性変形した導電性粒子15を介して接続されるとともに、半導体チップ11が回路基板1

に接着剤16を介して接着される。 かくして、半導体チ

ップ11は回路基板1上に実装されている。

【0004】ところで、一例として、半導体チップ11 の下面が図8に示すようになっているとする、すなわ ち、半導体チップ11のチップ本体12が平面長方形状 であって、その下間の長手方向両端部に4つずつの金パ ンプ13が配置されているとする。すると、回路基板1 の接続パッド5は、半導体チップ11の金バンプ13に 対応して配置される関係から、図でに示すように配置さ れている。すなわち、図7において点線で囲まれた反方 形状の領域は半導体チップ搭載エリアを示すが、この半 **導体チップ搭載エリア内の投手方向両端部に4つずつの** 接続パッド5が配置されている。しかるに、回路基板1 の上側内部配線パターン3は、直接的には半導体チップ 11の食パンプ13の配置と無関係であるので、例えば 図8に示すように配價されているとする。すなわち、図 8において点線で囲まれた畏力形状の領域は半導体チッ ブ搭載エリアに対応する領域を示すが、この領域内の右 蟷部であって図1の右側のすべての接続パッド5に対応 する位置に上側内部配線パターン3の各一部が配置さ れ、同領域内の左端部であって図7の左側の所定の2つ の接続バッド5に対応する位置にのみ上側内部配線パタ ーン3の各―部が配置されているとする。すると、この 半導体装置の図8のX-X線に沿う部分に対応する断面 図は図5に示すようになる。この場合、右側の接続パッ ド 5 a の下側には上側内部配線パターン3の一部が配置 されているが、左側の接続パッド5 b の下側には上側内 部配線バターン3が配置されていないことになる。

【0005】ところで、四路基板1のエポーシ樹脂からなる上側絶縁灰4は、弾性変形可能であるので、加圧されると、圧縮されて薄くなる。このため、週路基板1上に異方性導電接着到14を介して半導体チップ11を位置合わせして載置した後、加熱加圧する際に、接続バッド5 a、5 b下の上側絶縁肢4が適宜に圧縮されて薄くなる。しかるに、図5に示すように、右側の接触パッド5 aの下側に上側内部配線パターン3の一部が配置されているが、左側の接続パッド5 b下の上側絶縁膜4の腹厚は右側の接続パッド5 b下の上側絶縁膜4の腹厚は右側の接続パッド5

受信時刻 3月 7日 9時05分

(3)

特開平10-13003

a下の上側絶縁膜4の膜岬よりも上側内部配線パターン 3の厚さの分だけ摩くなっている。すると、左側の接続パッド5b下の上側絶縁膜4の圧縮量は右側の接続パッド5a下の上側絶縁膜4の圧縮量は右側の接続パッド5a下の上側絶縁膜4はその圧縮量に応じて加圧力を吸収することになるので、左側の接続パッド5a下の上側絶縁膜4の加圧力吸収は右側の接続パッド5a下の上側絶縁膜4の加圧力吸収よりも大きくなる。この結果、右側の金パンプ13aとその下の接続パッド5aとの間に加わる圧力が所期値であるとすると、左側の金パンプ13bとその下の接続パッド5bとの間に加わる圧力が所期値であるとすると、左側の金パンプ13bとその下の接続パッド5bとの間に加わる圧力が所期値よりも小さくなる。

[0006]

【発明が解決しようとする課題】このように、右側の金 バンプ13aとその下の接続パッド5aとの間に加わる ✔ 圧力が所期値であっても、左側の仓バンプ13hとその 下の接続パッド5日との間に加わる圧力が所郷値よりも 小さくなることがある。すると、右側の会パンプ13 a とその下の接続パッド5aとの間に介任された導電性粒 子15は、所期値の圧力を受けて所期の通り弾性変形す 20 ることより、対応する金パンプ13aと接続パッド5a に面接触することになる。しかしながら、左側の金バン プ13bとその下の接続バッド5bとの間に介在された **導電性粒子15は、所期値よりも小さい圧力を受けるの** で、所期の通り弾性変形はず、対応する金パンプ136 と接続パッド5bに点接触することになる。この結果、 全体的に見て、金バンプ13と接続パッド5との間の接 統信頼性が良いとはいえないという問題があった。この 発明の課題は、半導体チップのバンプと回路基板の接続 パッドとの間の接続信頼性を良くすることである。

[0007]

【課題を解決するための手段】この発明は、基板の上面 及びこの基板の上面に形成された内部配線パターンの上 面に形成された絶縁膜の表面に複数の接続パッドを含む 表面配線パターンが形成されてなる回路基板の前記複数 の接続パッドに半導体チップの複数のバンプを接続して なる半導体装置において、前記複数の接続パッドのすべ ての下側に前記内部配線パターンの一部を位置させたも のである。

【0008】この発明によれば、複数の接続パッドのす 40 べての下側に内部配線パターンの一部を位置させているので、すべての接続パッドドの絶縁膜の膜厚が同じとなり、このため半導体チップを回路基板上に加圧を伴って実装するとき、すべての接続パッド下の絶縁膜が同等に圧縮されることとなり、この結果半導体チップのバンプと回路基板の接続パッドとの間の接続信頼性を良くすることができる。

[0009]

【発明の出施の形態】図1はこの発明の一実施形態における半導体験盤の要部を示したものである。この図にお 50

いて、図5と同一部分には同一の符号を付し、その説明 を適宜省略する。この実施形態における半導体チップ1 1の下面は、図2に示すように、図6に示す従来の場合 と関じとなっている。回路基板1の表面は、図3に示す ように、図7に示す従来の場合と同じとなっている。ハ 一ド基板2の上面は、図4に示すように、図8にポケ従 来の場合と若干異なっている。すなわち、図4において 点線で囲まれた長方形状の餌嫌は半導体チップ搭載エリ アに対応する領域を示すが、この領域内の右端部であっ て図3の右側のすべての接続パッド5に対応する位置に 上側内部配練パターン3の各一部が配置され、問領域内 の左端部であって図3の左側の所定の2つの接続パッド 5に対応する位置にのみ上側内部配線パターン3の各一 部が配置され、同価域内の左端部であって図3の左側の 残りの2つの接続バッド5に対応する位置にのみタミー 上側内部配線パターン3μが配置されている。このた め、この半導体装置の図4のY-Y線に沿う部分に対応 する断面図は図1に示すようになる。すなわち、右側の 接続パッド5 a の下側には上側内部配線パターン3の一 部が配置され、左側の接続パッド5もの下側にはダミー 上側内部配線バターン3aが配置されている。

【0010】このように、この半導体装置では、右側の 接続バッド5aの下側に上側内部配線バターン3の一部 な配置し、左側の接続パッド5 b の下側にダミー上側内 都配線パターン3 a を配置しているので、すべての接続 パッド5a、5bトの上側絶縁膜4の膜厚が同じとな る。このため、半導体チップ11を異方性導電接着剂1 4を介して回路基板 1上に加熱加圧を伴って実設すると き、すべての接続バッド5a、5b下の上側船線膜4が 同等に圧縮されることになる。この結果、右側の金パン プ13aとその下の接続パッド5gとの間の接続信頼性 と左側の金パンプ13bとその下の接続パッド5bとの 間の接続信頼性とを同等とすることができる。したがっ て、半導体チップ11のバンプ18と回路基板1の接続 パッド5との間の按続個額性を良くすることができる。 【〇〇11】ここで、具体的な寸法の一例について説明 する。ダミー上側内部配線パターン3gを含む上側内部 配線パターン3及び下側内部配線パターンでは銅箔をエ ッチングしたものからなり、その厚さは15~20 μm 程度となっている。接続パッド5を含む表面配線パター ン6及び裏面配線パターン9は銅箔をエッチングしたも のからなり、その厚さは15~40μm程度となってい る。上側絶縁膜4及び下側絶縁膜8はエポギシ樹脂を印 刷または途布したものからなり、その厚さはダミー上側 内部配線パターン3uを含む上側内部配線パターン3及 び下側内部配線パターン7が無いところで40~50μ m程度となっている。

【0012】なお、上記翼施形態では異方性導電接着剤 14を用いた場合について説明したが、これに限定され るものではない。例えば、図示していないが、接続バッ

受信時刻 3月 7日 9時05分

(4)

特別平10-13003

ド5の要節にすずメッキ層を形成し、これに金パンプ1 3を共晶複合するようにしてもよい。また、接続パッド 5の表面に金メッキ層を形成し、これに企バンプ13を 金属拡散接合するようにしてもよい。さらに、半導体チ ップのバンプの材料は金に限らず、銅やニッケル等であ ってもよい。

5

[0013]

【発明の効果】以上説明したように、この発明によれ は、内部配線パターンの各一部を複数の核縦パッドの小 べての下側に位置させているので、すべての接続パッド 10 2 ハード基板 下の絶縁膜の膜厚が同じとなり、このため半導体チップ を回路基板上に加圧を伴って実装するとき、すべての接 続パッド下の絶縁膜が同等に圧縮されることとなり、こ の結果半導体チップのバンプと回路基板の接続パッドと の間の接続信頼性を良くすることができる。

【図面の簡単な説明】

【図1】この発明の一次施形態における半導体装置の要 部の断面図。

【図2】図1に示す半導体チップの底面図。

【図3】図1に添す山路抵板の平面図。

【図4】図1に示すハード基板の平面図。

【図5】従来の半導体装置の一部の断面図。

【図6】図5に示す半導体チップの壓面図。


【図7】図5に示す回路基板の平面図。


【図8】図5に示すハード 症板の平面図。 【符号の説明】

1 回路基极

- - 上側内部配線パターン
 - 3 a ダミー上側内部配線パターン
 - 4 上側絶縁膜
 - 5 接続パッド
 - 11 半導体チップ
 - 13 金パンプ
 - 14 與方性導電接着劑

【図2】







(5)

榜開平10-13003






【图6】



[图7]



[図8]

